DWPI

DERWENT-ACC-NO: 1998-244038

199822 DERWENT-WEEK:

COPYRIGHT 1999 DERWENT INFORMATION LTD Semiconductor device e.g. transistor with metallic gate TITLE:

which first and second metal patterns bearing gate electrode are

laminated

sequentially over gate insulating film

SAMSUNG ELECTRONICS CO LTD[SMSU] PATENT-ASSIGNEE:

PRIORITY-DATA: 1995KR-0009451 (April 21, 1995)

LANGUAGE PATENT-FAMILY: PUB-DATE PUB-NO

008 MAIN-IPC N/ANovember 5, 1996 PAGES JP 08293604 A

H01L 029/78

APPLICATION-DATA:

APPL-NO APPL-DESCRIPTOR PUB-NO

1996JP-0013256 APPL-DATE N/AJP08293604A

January 29, 1996

INT-CL\_(IPC): H01L021/336; H01L029/78

BASIC-ABSTRACT: The device includes a first electric conduction ABSTRACTED-PUB-NO: JP08293604A

semiconductor substrate (60) on whose main surface several field oxide films

(62) for element isolation are formed. A gate insulating film

on the substrate between field oxide films. A gate electrode which includes a

first metal pattern (68a) and a second metal pattern (78) is

insulating film. The first metal film pattern is formed from formed on the gate

The second metal film pattern has small specific resistance.

A spacer (76) is formed on both side attachment walls of the gate

The spacer is made from an excellent substance film by which

ratio for etching liquid, of the oxide film is carried out. A

area (80) in which electrically conductive impurity is doped, is formed on the

surface of substrate.

ADVANTAGE - Reduces resistance of wiring. Controls short channel

P-channel transistor. Obtains semiconductor device with high

integration

density.

CHOSEN-DRAWING: Dwg.2/11
DERWENT-CLASS: U11 U12
EPI-CODES: U11-C05D; U11-C05F1; U12-D02A;

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-293604

(43)公開日 平成8年(1996)11月5日

(51) Int.Cl.<sup>6</sup>

庁内整理番号 識別記号

FΙ

技術表示箇所

H01L 29/78 21/336 H01L 29/78

301G

301P

## 審査請求 未請求 請求項の数19 OL (全 8 頁)

(21)出願番号

特願平8-13256

(22)出願日

平成8年(1996)1月29日

(31)優先権主張番号 1995 P 9451

(32)優先日

1995年4月21日

(33)優先權主張国

韓国 (KR)

(71) 出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅馨洞416

(72)発明者 文 鍾

大韓民国京畿道水原市長安区華西1洞11-

41番地碧山アパート101棟401号


(74)代理人 弁理士 服部 雅紀

# (54) 【発明の名称】 金属ゲート電極を有するトランジスタ及びその製造方法

### (57) 【要約】

【課題】 電気抵抗の小さい金属ゲート電極を有するト ランジスタ及びその製造方法を提供する。

【解決手段】 窒化系金属よりなる第1金属膜パターン 68aと比抵抗が非常に小さい第2金属膜パターン78 が順次に積層されたゲート電極を具備することにより、 ゲート電極の抵抗を大きく減少させながら表面チャネル を形成させうるNチャネルトランジスタおよびPチャネ ルトランジスタを提供できる。



#### 【特許請求の範囲】

【請求項1】 第1導電形の半導体基板と、

前記半導体基板の主表面の所定領域に素子分離のために 形成された複数のフィールド酸化膜と、

前記フィールド酸化膜の間の半導体基板上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上の一部に窒化系金属よりなる第1金 属膜パターン、及び比抵抗が小さい第2金属膜パターン が順次に積層された構造を有するゲート電極と、

前記ゲート電極の両側壁に酸化膜の蝕刻液に対した蝕刻 選択比が優秀な物質膜で形成されたスペーサと、

前記電極の両側の半導体基板の表面に前記第1導電形と 反対形の第2導電形不純物でドーピングされたソース/ ドレイン領域を含むことを特徴とするトランジスタ。

【請求項2】 前記第1金属膜パターンは窒化タングステン、窒化チタン、及び窒化タンタルよりなるグループから選択された何れか一つで形成することを特徴とする請求項1記載のトランジスタ。

【請求項3】 前記第2金属膜パターンは金または銅で 形成することを特徴とする請求項1記載のトランジス タ。

【請求項4】 前記ゲート電極は前記第1金属膜パターンの下部にポリシリコン膜パターンをさらに具備することを特徴とする請求項1記載のトランジスタ。

【請求項5】 前記スペーサはシリコン窒化膜、ポリシリコン膜、タンタル酸化膜(Ta<sub>2</sub>O<sub>6</sub>)及びチタン酸化膜 (TiO<sub>2</sub>) よりなるグループから選択された何れか1つで形成することを特徴とする請求項1記載のトランジスタ。

【請求項6】 第1導電形の半導体基板の主表面にフィールド酸化膜を形成することにより、活性領域と非活性 領域を限定する段階と、

前記活性領域と前記非活性領域が限定された半導体基板の全面にゲート絶縁膜、ポリシリコン膜、窒化系金属よりなる第1金属膜、及びキャッピング絶縁膜を順次に形成する段階と、

前記キャッピング絶縁膜、前記第1金属膜、そして前記ポリシリコン膜を連続的にパタニングして前記活性領域上のゲート絶縁膜上の一部にポリシリコン膜パターン、第1金属膜パターン、及びキャッピング絶縁膜パターンが順次に積層されたゲートパターンを形成する段階と、前記ゲートパターン及び前記フィールド酸化膜をイオン注入マスクとして第2導電形の不純物を第1ドーズでイオン注入することにより、前記ゲートパターンの両側の半導体基板の表面に第2導電形の低濃度ソース/ドレイン領域を形成する段階と、

前記ゲートパターンの両側壁に前記キャッピング絶縁膜 を触刻する溶液に対した触刻選択比が優秀な物質膜より なるスペーサを形成した後、前記キャッピング絶縁膜パ ターンを除去して前記第1金属膜パターンを露出させる 段階と、

前記露出された第1金属膜パターン上にのみ比抵抗が小さい第2金属膜パターンを選択的に形成して前記ポリシリコン膜パターン、前記第1金属膜パターン、そして前記第2金属膜パターンよりなるゲート電極を形成する段階を含むことを特徴とするトランジスタの製造方法。

2

【請求項7】 前記ゲート電極を形成する段階の以降に、前記ゲート電極、前記スペーサ、そして前記フィールド酸化膜をイオン注入マスクとして第2導電形の不純物を前記第1ドーズより多い第2ドーズでイオン注入することにより前記ポリシリコン膜パターンの両側の半導体基板の表面に前記スペーサの下の低濃度ソース/ドレイン領域を含む第2導電形のソース/ドレイン領域を形成する段階をさらに具備することを特徴とする請求項6記載のトランジスタの製造方法。

【請求項8】 前記キャッピング絶縁膜はプラズマ酸化 膜で形成することを特徴とする請求項6記載のトランジスタの製造方法。

【請求項9】 前記第1金属膜は窒化チタン、窒化タン グステン、及び窒化タンタルよりなるグループから選択 された何れか一つで形成することを特徴とする請求項6 記載のトランジスタの製造方法。

【請求項10】 前記第2金属膜パターンは金または銅で形成することを特徴とする請求項6記載のトランジスタの製造方法。

【請求項11】 前記第2金属膜パターンはMOCVD 方法 による選択蒸着法で形成することを特徴とする請求項6 記載のトランジスタの製造方法。

【請求項12】 前記スペーサはシリコン窒化膜、ポリシリコン膜、タンタル酸化膜(Ta<sub>2</sub>O<sub>5</sub>)及びチタン酸化膜(TiO<sub>5</sub>)よりなるグループから選択された何れか1つで形成することを特徴とする請求項6記載のトランジスタの製造方法。

【請求項13】 第1導電形の半導体基板の主表面にフィールド酸化膜を形成することにより、活性領域と非活性領域を限定する段階と、

前記活性領域と前記非活性領域が限定された半導体基板 の全面にゲート絶縁膜、窒化系金属よりなる第1金属 膜、及びキャッピング絶縁膜を順次に形成する段階と、

前記キャッピング絶縁膜と第1金属膜を連続的にパタニングして前記活性領域上のゲート絶縁膜上の一部に第1 金属膜パターンとキャッピング絶縁膜パターンが順次に 積層されたゲートパターンを形成する段階と、

前記ゲートパターン及び前記フィールド酸化膜をイオン 注入マスクとして第2導電形の不純物を前記第1ドーズ でイオン注入することにより、前記ゲートパターンの両 側の半導体基板の表面に第2導電形の低濃度ソース/ド レイン領域を形成する段階と、

前記ゲートパターンの両側壁に前記キャッピング絶縁膜 を触刻する溶液に対した触刻選択比が優秀な物質膜より

50

なるスペーサを形成した後、前記キャッピング絶縁膜パ ターンを除去して前記第1金属膜パターンを露出させる 段階と、

前記露出された第1金属膜パターン上にのみ比抵抗が小 さい第2金属膜パターンを選択的に形成して前記第1金 属膜パターンと前記第2金属膜パターンよりなるゲート 電極を形成する段階を含むことを特徴とするトランジス タの製造方法。

【請求項14】 前記ゲート電極を形成する段階の以降 に、前記ゲート電極、前記スペーサ、そして前記フィー ルド酸化膜をイオン注入マスクとして第2導電形の不純 物を前記第1ドーズより多い第2ドーズでイオン注入す ることにより、前記第1金属膜パターンの両側の半導体 基板の表面に前記スペーサの下の低濃度ソース/ドレイ ン領域を含んで第2導電形のソース/ドレイン領域を形 成する段階を含むことを特徴とする請求項13記載のト ランジスタの製造方法。

【請求項15】 前記キャッピング絶縁膜はプラズマ酸 化膜で形成することを特徴とする請求項13記載のトラ ンジスタの製造方法。

【請求項16】 前記第1金属膜は窒化チタン、窒化タ ングステン、及び窒化タンタルよりなるグループから選 択された何れか一つで形成することを特徴とする請求項 13記載のトランジスタの製造方法。

【請求項17】 前記第2金属膜パターンは金または銅 で形成することを特徴とする請求項13記載のトランジ スタの製造方法。

【請求項18】 前記第2金属膜パターンはMOCVD 方法 による選択蒸着法で形成することを特徴とする請求項1 3記載のトランジスタの製造方法。

【請求項19】 前記スペーサはシリコン窒化膜、ポリ シリコン膜、タンタル酸化膜 (Ta<sub>2</sub>O<sub>5</sub>) 及びチタン酸化 膜(TiO)よりなるグループから選択された何れか1つ で形成することを特徴とする請求項13記載のトランジ スタの製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は半導体装置のトラン ジスタ及びその製造方法に係り、特に金属ゲート電極を 有するトランジスタ及びその製造方法に関する。

### [0002]

【従来の技術】最近、半導体装置の高集積化及び高速化 によって半導体装置の動作速度に重要な影響を与える配 線の抵抗が重要に思われている。即ち、電気的信号の伝 達時間は配線の抵抗 (R ) と配線周囲に寄生的に発生す る静電容量 (C) を掛けたRC時定数 (time constant) に直接的に影響を受けるからである。

【0003】また、トランジスタの大きさが小さくなる ことによりそのチャンネルの長さも一緒に小さくなると ころ、この際、PチャンネルトランジスタはNチャンネ

ルトランジスタに比べて短いチャンネル効果がさらに深 刻に発生する。これは、Pチャンネルトランジスタが埋 立形チャンネルを有するからである。図1は従来の技術 によって製造されたトランジスタ構造を示した断面図 で、参照番号10は半導体基板、12は前記半導体基板 10の所定領域に形成された複数のフィールド酸化膜、 14は前記フィールド酸化膜12の間の半導体基板の表 面に形成されたゲート酸化膜、16は前記ゲート酸化膜 14の上に導電物質よりなるゲート電極、18は前記ゲ 10 一ト電極16の両側壁に酸化膜で形成されたスペーサ、 20は前記ゲート電極16の両側の半導体基板の表面に 不純物でドーピングされたソース/ドレイン領域、そし て22は前記ゲート電極16、前記スペーサ18、前記 ゲート酸化膜14、及び前記フィールド酸化膜12を覆 う絶縁膜を示す。ここで、前記ゲート電極16はN形の 不純物でドーピングされたポリシリコン膜またはタング ステンポリサイド膜で形成する。

【0004】前述のように従来のトランジスタの構造に よれば、ゲート電極がN形でドーピングされたポリシリ 20 コン膜またはタングステンポリサイド膜で形成されてい るので、通常の厚さ (2000~3000Å) を有するゲート電 極は数十 $\Omega$ / 口または数百 $\Omega$ / 口の面抵抗を示す。そし て前記ゲート電極は一般的に半導体装置の配線の一部に 使用される。従って、動作速度が速い半導体装置を製作 するためにはさらに小さい抵抗を有するゲート電極が必 要である。また、N形の不純物でドーピングされたポリ シリコン膜をゲート電極またはゲート電極の下部層とし て使用するのでPチャンネルトランジスタは埋立形チャ ンネル構造を有することになる。これは高集積化のため にチャンネルの長さを短く形成する場合、短いチャンネ ル効果が激しく発生してトランジスタの大きさを減らす のに制約を与える。

#### [0005]

30

【発明が解決しょうとする課題】従って、本発明の第1 目的はゲート電極の抵抗を減少させながらNチャンネル とPチャンネル共に表面形チャンネルを有しうるトラン ジスタを提供することにある。本発明の第2目的はゲー ト電極の抵抗を減少させうるトランジスタを提供するこ とにある。

【0006】本発明の第3目的は、前記第1目的を達成 40 するに適合な製造方法を提供することにある。本発明の 第4目的は、前記第2目的を達成するに適合な製造方法 を提供することにある。

#### [0007]

【課題を解決するための手段】前記第1目的を達成する ために本発明は、第1導電形の半導体基板と、前記半導 体基板の主表面の所定領域に素子分離のために形成され た複数のフィールド酸化膜と、前記フィールド酸化膜の 間の半導体基板上に形成されたゲート絶縁膜と、前記ゲ ート絶縁膜上の一部に窒化系金属よりなる第1金属膜パ

10

20

30

50

ターン、及び比抵抗が小さい第2金属膜パターンが順次に積層された構造を有するゲート電極と、前記ゲート電極の両側壁に酸化膜の触刻液に対した触刻選択比が優秀な物質膜で形成されたスペーサと、前記ゲート電極の両側の半導体基板の表面に前記第1導電形と反対形の第2導電形不純物でドーピングされたソース/ドレイン領域を含むことを特徴とするトランジスタを提供する。

【0008】前記第2目的を達成するために本発明は、 前記ゲート電極が前記第1金属膜パターンの下部にポリ シリコン膜パターンをさらに具備することを特徴とする トランジスタを提供する。前記第3目的を達成するため に本発明は、第1導電形の半導体基板の主表面にフィー ルド酸化膜を形成することにより、活性領域と非活性領 域を限定する段階と、前記活性領域と前記非活性領域が 限定された半導体基板の全面にゲート絶縁膜、窒化系金 属よりなる第1金属膜、及びキャッピング絶縁膜を順次 に形成する段階と、前記キャッピング絶縁膜と前記第1 金属膜を連続的にパタニングして前記活性領域上のゲー ト絶縁膜上の一部に第1金属膜パターン、及びキャッピ ング絶縁膜パターンが順次に積層されたゲートパターン を形成する段階と、前記ゲートパターン及び前記フィー ルド酸化膜をイオン注入マスクとして第2導電形の不純 物を前記第1ドーズでイオン注入することにより、前記 ゲートパターンの両側の半導体基板の表面に第2導電形 の低濃度ソース/ドレイン領域を形成する段階と、前記 ゲートパターンの両側壁に前記キャッピング絶縁膜を蝕 刻する溶液に対した蝕刻選択比が優秀な物質膜よりなる スペーサを形成した後、前記キャッピング絶縁膜パター ンを除去して前記第1金属膜パターンを露出させる段階 と、前記露出された第1金属膜パターン上にのみ比抵抗 が小さい第2金属膜パターンを選択的に形成して前記第 1金属膜パターンと前記第2金属膜パターンよりなるゲ ート電極を形成する段階を含むことを特徴とするトラン ジスタの製造方法を提供する。

【0009】前記第4目的を達成するために本発明は、 第1導電形の半導体基板の主表面にフィールド酸化膜を 形成することにより、活性領域と非活性領域を限定する 段階と、前記活性領域と前記非活性領域が限定された半 導体基板の全面にゲート絶縁膜、ポリシリコン膜、窒化 系金属よりなる第1金属膜、及びキャッピング絶縁膜を 順次に形成する段階と、前記キャッピング絶縁膜、前記 第1金属膜、そして前記ポリシリコン膜を連続的にパタ ニングして前記活性領域上のゲート絶縁膜上の一部にポ リシリコン膜パターン、第1金属膜パターン及びキャッ ピング絶縁膜パターンが順次に積層されたゲートパター ンを形成する段階と、前記ゲートパターン及び前記フィ ールド酸化膜をイオン注入マスクとして第2導電形の不 純物を第1ドーズでイオン注入することにより、前記ゲ ートパターンの両側の半導体基板の表面に第2導電形の 低濃度ソース/ドレイン領域を形成する段階と、前記ゲ 6

ートパターンの両側壁に前記キャッピング絶縁膜を触刻する溶液に対した触刻選択比が優秀な物質膜よりなるスペーサを形成した後、前記キャッピング絶縁膜パターンを除去して前記第1金属膜パターンを露出させる段階と、前記露出された第1金属膜パターン上にのみ比抵抗が小さい第2金属膜パターンを選択的に形成して前記ポリシリコン膜パターン、前記第1金属膜パターン、そして前記第2金属膜パターンよりなるゲート電極を形成する段階を含むことを特徴とするトランジスタの製造方法を提供する。

#### [0010]

【発明の実施の形態】まず、図2及び図3を参照して本 発明の実施例によるトランジスタの構造を説明する。図 2は本発明の第1実施例によるトランジスタの構造を示 した断面図で、参照番号60は第1導電形の半導体基 板、62は前記半導体基板60の所定領域に形成された 複数のフィールド酸化膜、64は前記フィールド酸化膜 62の間の半導体基板上に形成されたゲート絶縁膜、6 6 a は前記ゲート絶縁膜 6 4上の一部に形成されたN形 の不純物でドーピングされたポリシリコン膜パターン、 68aは前記ポリシリコン膜パターン66a上に形成さ れた第1金属膜パターン、そして78は前記第1金属膜 パターン68aの上に形成された第2金属膜パターンを 示す。ここで、前記第1金属膜パターン68aは窒化タ ングステン、窒化チタン、そして窒化タンタルよりなる グループから選択されたいずれか一つで形成することが 望ましく、前記第2金属膜パターン78は比抵抗が非常 に低い金または銅で形成することが望ましい。

【0011】参照番号76は、前記ポリシリコン膜パターン66a、前記第1金属膜パターン68a、前記第2金属膜パターン78の側壁に酸化膜の触刻溶液に対した触刻選択比が優秀な物質膜、例えば、シリコン窒化膜、ポリシリコン膜、タンタル酸化膜(Ta20s)及びチタン酸化膜(TiO2)よりなるグループから選択された何れか1つで形成されたスペーサ、80は前記ポリシリコン膜パターン66a両側の半導体基板の表面に前記第1導電形と反対形の第2導電形の不純物でドーピングされて前記スペーサ76の下の低濃度の領域を含む第2導電形のソース/ドレイン領域、それから82は前記フィールド酸化膜62、前記第2金属膜パターン78、前記スペーサ76、及び前記ゲート絶縁膜64を覆う層間絶縁膜を示す。

【0012】図3は本発明の第2実施例によるトランジスタの構造を示した断面図で、参照番号30は第1導電形の半導体基板、32は前記半導体基板30の所定領域に形成された複数のフィールド酸化膜、34は前記フィールド酸化膜32の間の半導体基板の表面に形成されたゲート絶縁膜、36aは前記ゲート絶縁膜34上の一部に形成された第1金属膜パターン、46は前記第1金属膜パターン36a上に形成された第2金属膜パターン、

10

30

40

る。

そして44は前記第1金属膜パターン36a及び前記第2金属膜パターン46の側壁に酸化膜の触刻溶液に対した触刻選択比が優秀な物質膜、例えば、シリコン窒化膜、ポリシリコン膜、タンタル酸化膜(Ta<sub>2</sub>O<sub>5</sub>)及びチタン酸化膜(TiO<sub>6</sub>)よりなるグループから選択された何れか1つで形成されたスペーサを示す。ここで、前記第1金属膜パターン36aは窒化タングステン、窒化チタン、そして窒化タンタルよりなるグループから選択された何れか一つで形成することが望ましく、前記第2金属膜パターン46は比抵抗が非常に低い金または銅で形成することが望ましい。

【0013】引き続き、参照番号48は前記第1金属膜パターン36aの両側の半導体基板の表面に前記第1導電形と反対形の第2導電形の不純物でドーピングされ、前記スペーサ44の下に低濃度の領域を含むソース/ドレイン領域を示し、50は前記フィールド酸化膜32、前記第2金属膜パターン46、前記スペーサ44、及び前記ゲート絶縁膜34を覆う層間絶縁膜を示す。

【0014】次に、本発明の望ましい実施例によるトラ ンジスタ等を製造するための方法を添付した図面を参照 して詳細に説明することにする。図4~図7は本発明に よる図2のトランジスタを形成する方法を説明するため の断面図である。図4はポリシリコン膜66、第1金属 膜68及びキャッピング絶縁膜70を形成する段階を示 したもので、第1導電形の半導体基板60の所定領域に 素子分離のためのフィールド酸化膜62を形成すること により、活性領域と非活性領域を限定する。次いで、前 記活性領域上にゲート絶縁膜64、例えば、熱酸化膜を 形成した後、前記ゲート絶縁膜64が形成された半導体 全面にN形の不純物でドーピングされたポリシリコン膜 66、第1金属膜68及びキャッピング絶縁膜70を順 次に形成する。ここで、前記第1金属膜68は窒化タン グステン膜、窒化チタン膜、及び窒化タンタルよりなる グループから選択された何れか一つで形成することが望 ましく、前記キャッピング絶縁膜70はプラズマ酸化膜 で形成することが望ましい。

【0015】図5はゲートパターン及び第2導電形の低 濃度のソース/ドレイン領域72を形成する段階を示したもので、前記キャッピング絶縁膜70、前記第1金属膜68、前記ポリシリコン膜66をパタニングして前記ゲート絶縁膜64上の一部に前記ポリシリコン膜パターン66a、前記第1金属膜パターン68a及びキャッピング絶縁膜パターン70aが順次に積層されたゲートパターンを形成する、次に、前記ゲートパターン及び前記フィールド酸化膜62をイオン注入マスクとして前記ゲートパターンの両側の半導体基板の表面に前記第1導電形と反対形の第2導電形の不純物を第1ドーズでイオン注入することにより、第2導電形の低濃度ソース/ドレイン領域72を形成する。

【0016】図6はスペーサ76を形成する段階を示し

たものである。具体的に、前記低濃度ソース/ドレイン 領域72が形成された半導体基板の全面に酸化膜の触刻 溶液に対した触刻選択比が優秀な物質膜、例えば、シリ コン窒化膜、ポリシリコン膜、タンタル酸化膜(Ta 20。)及びチタン酸化膜(TiO<sub>2</sub>)よりなるグループから 選択された何れか1つを形成する。

【0017】次に前記物質膜を異方性触刻して前記ゲートパターンの側壁にスペーサ76を形成する。ついで、前記ゲートパターンを構成するキャッピング絶縁膜パターン70aを湿式触刻工程で除去して前記第1金属膜パターン68aが露出されるようにする。この際、プラズマ酸化膜で形成された前記キャッピング絶縁膜パターン70aの触刻率は熱酸化膜で形成された前記ゲート絶縁膜64の触刻率に比べて10倍以上速いので、前記窒化シリコン膜が異方性触刻されて露出された前記ゲート絶縁膜64が完全に除去されないように調節しうる。

【0018】図7はゲート電極、第2導電形のソース/ ドレイン領域80、及び層間絶縁膜82を形成すること により、本発明による図2のトランジスタを完成する段 階を示したものである。さらに具体的に、前記キャッピ ング絶縁膜パターン70 a が除去されて露出された第1 金属膜パターン68a上に金または銅をMOCVD 方法で選 択的に蒸着して第2金属膜パターン78を形成する。こ こで、銅 (Cu) を選択的に蒸着する場合にはウェーハの 温度を約170℃で加熱した状態で (hfac) Cu (VTMS) を主原料で使用し、金 (Au) の場合にはウェーハの温度 を約170℃で加熱した状態で (hfac) Au (VTMS) を主 原料で使用する。この際、前記第2金属膜パターン78 は絶縁膜、例えばフィールド酸化膜62、ゲート絶縁膜 64、または、スペーサ76の表面には形成されない。 【0019】次に、前記ゲート電極、前記スペーサ7 6、そして前記フィールド酸化膜62をマスクとして第 2導電形の不純物を前記第1ドーズより多い第2ドーズ でイオン注入することにより、前記ゲート電極の両側の 半導体基板の表面に前記スペーサ76の下の低濃度ソー ス/ドレイン領域を含む第2導電形のソース/ドレイン 領域80を形成する。次いで、前記ソース/ドレイン領 域80が形成された半導体基板の全面に層間絶縁膜82 を形成して本発明による図2のトランジスタを完成す

【0020】図8~図11は本発明による図3のトランジスタを形成する方法を説明するための断面図である。図8は第1金属膜36とキャッピング絶縁膜38を形成する段階を示したもので、第1導電形の半導体基板30に素子分離のためのフィールド酸化膜32を形成することにより、活性領域と非活性領域を限定する。次いで、前記活性領域上にゲート絶縁膜34、例えば、熱酸化膜を形成した後、前記ゲート絶縁膜34が形成された半導体基板の全面に第1金属膜36とキャッピング絶縁膜38を順次に形成する。ここで、前記第1金属膜36は窒

20

化タングステン膜、窒化チタニウム膜、及び窒化タンタルよりなるグループから選択された何れか一つで形成し、前記キャッピング絶縁膜38はプラズマ酸化膜で形成する。

【0021】図9はゲートパターン及び第2導電形の低 濃度ソース/ドレイン領域40を形成する段階を示したもので、前記キャッピング絶縁膜38と前記第1金属膜36をパタニングして前記ゲート絶縁膜34上の一部に第1金属膜パターン36aとキャッピング絶縁膜パターン38aが順次に積層されたゲートパターンを形成する。前記ゲートパターン及び前記フィールド酸化膜32をイオン注入マスクとして前記第1導電形と反対形の第2導電形の不純物を第1ドーズでイオン注入することにより、前記ゲートパターンの両側の半導体基板の表面に第2導電形の低濃度ソース/ドレイン領域40を形成する。

【0022】図10はスペーサ44を形成する段階を示 したものである。具体的に、前記第2導電形の低濃度ソ ース/ドレイン領域40が形成された半導体基板の全面 に酸化膜の蝕刻溶液に対した蝕刻選択比が優秀な物質 膜、例えば、シリコン窒化膜、ポリシリコン膜、タンタ ル酸化膜 (Ta<sub>2</sub>O<sub>5</sub>) 及びチタン酸化膜 (TiO<sub>2</sub>) よりなる グループから選択された何れか1つを形成する。次に前 記物質膜を異方性触刻して前記ゲートパターンの側壁に スペーサ44を形成する。ついで、前記ゲートパターン の上部層であるキャッピング絶縁膜パターン38aを湿 式蝕刻工程で除去してその下の第1金属膜パターン36 aが露出されるようにする。この際、プラズマ酸化膜で 形成された前記キャッピング絶縁膜パターン38aの触 刻率は熱酸化膜で形成された前記ゲート絶縁膜34の触 刻率に比べて10倍以上速いので、前記室化シリコン膜 が異方性蝕刻されて露出されたゲート絶縁膜34が完全 に除去されないように調節しうる。

【0023】図11はゲート電極、第2導電形のソース /ドレイン領域48、及び層間絶縁膜50を形成するこ とにより、本発明による図3のトランジスタを完成する 段階を示したものである。さらに具体的に、前記キャッ ピング絶縁膜パターン38aが除去されて露出された第 1金属膜パターン36a上部に金または銅を選択的に蒸 着して第2金属膜パターン46を形成する。ここで、前 記第2金属膜パターン46を形成するために金または銅 を選択的に蒸着する方法は前記図7に説明した第2金属 膜パターン78を形成する方法と同一である。

【0024】次に、前記ゲート電極、前記スペーサ44、そして前記フィールド酸化膜32をマスクとして第2導電形の不純物を前記第1ドーズより多い第2ドーズでイオン注入することにより、前記第1金属膜パターン36aの両側の半導体基板の表面に前記スペーサ44の下の低濃度ソース/ドレイン領域を含む第2導電形のソース/ドレイン領域48を形成する。次いで、前記ソー

ス/ドレイン領域48が形成された半導体基板の全面に 層間絶縁膜50を形成して本発明による図3のトランジ スタを完成する。

10

#### [0025]

【発明の効果】前述した本発明の実施例等によれば、ゲ 一ト電極を比抵抗が非常に低い金または銅を含む多層の 金属膜で形成することにより、ゲート電極よりなる配線 の抵抗を大きく減らすことが出来る。従って、配線の抵 抗(R)と静電容量(C)の掛け算である時定数と係っ ている電気信号の遅延時間を小さくして半導体装置の動 作速度を速くしうる。やはり、図3に示されたように、 ゲート絶縁層と接触する第1金属膜を窒化系金属、例え ば、窒化タングステン、窒化チタニウム、及び窒化タン タルよりなるグループから選択された何れか一つで形成 することにより、全て表面チャンネルを有するNチャン ネルトランジスタ及びPチャンネルトランジスタを形成 しうる。従って、Pチャンネルトランジスタの場合に短 いチャンネル効果を大きく抑制させることができ、その 大きさを従来の埋立形チャンネルを有するPチャンネル トランジスタよりさらに小さく形成しうる。これは、半 導体装置の集積度を増加させうるようにする。

【0026】本発明が前記実施例に限定されなく、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する者により可能であることは明白である。

#### 【図面の簡単な説明】

【図1】従来の技術により製造されたトランジスタを示す断面図である。

【図2】本発明の第1実施例によるトランジスタを示す 断面図である。

30 【図3】本発明の第2実施例によるトランジスタを示す 断面図である。

【図4】図2に示すトランジスタの製造方法を説明するための断面図である。

【図5】図2に示すトランジスタの製造方法を説明する ための断面図である。

【図6】図2に示すトランジスタの製造方法を説明するための断面図である。

【図7】図2に示すトランジスタの製造方法を説明する ための断面図である。

40 【図8】図3に示すトランジスタの製造方法を説明するための断面図である。

【図9】図3に示すトランジスタの製造方法を説明する ための断面図である。

【図10】図3に示すトランジスタの製造方法を説明するための断面図である。

【図11】図3に示すトランジスタの製造方法を説明するための断面図である。

### 【符号の説明】

30、60 半導体基板


50 32、62 フィールド酸化膜

3 4、6 4ゲート絶縁膜6 6ポリシリコン膜6 6 aポリシリコン膜パターン3 6、6 8第1金属膜3 6 a、6 8 a第1金属膜パターン

\* 38、70 キャッピング絶縁膜
38a、70a キャッピング絶縁膜パターン
44、76 スペーサ

46、78第2金属膜パターン48、80ソース/ドレイン領域

【図1】





78 76 76 82 64 66a 80 60

[図2]

12


【図3】







【図4】


【図5】






【図7】






【図8】

【図9】







【図11】

